سوال ۹۱ کنکور ارشد مهندسی کامپیوتر ۱۴۰۳

یک تراشه الکترونیکی حاوی $۱۰^۶$ دروازه منطقی (Logic Gate) است، که ۹۰٪ آنها CMOS و ۱۰٪ دیگر از نوع NMOS با بار pmos اشباع هستند که پایه گیت ترانزیستورهای pmos آنها به زمین متصل است. با فرض اینکه ۵۰٪ اوقات، شبکه‌های پایین‌بر همه دروازه‌ها قطع باشد، و با فرض اینکه سیگنال‌های ورودی، تأخیر فراز (rise time) و فرود (fall time) ناچیزی داشته باشند، توان استاتیکی اتصال کوتاه این تراشه چند وات است؟ ($V_{tp} = -۱^v$ ، $\beta = ۱۰\,\mu A/v^۲$ و $VDD = ۲v$)