سوال ۹۵ کنکور ارشد مهندسی کامپیوتر ۱۴۰۵

مدار زیر یک سلول حافظهٔ (لچِ) CMOS است. ورودی $D$ از طریق ترانزیستور عبوردهندهٔ $Q_1$ (با گیت $\text{CLK}$) به گرهٔ داخلی $V_1$ می‌رسد؛ گرهٔ $V_1$ وارونگر $Q_5$ (PMOS) و $Q_6$ (NMOS) را می‌راند که خروجی $\overline{Q}$ را تولید می‌کند؛ و شاخهٔ $Q_2$، $Q_3$ و $Q_4$ (فعال با $\overline{\text{CLK}}$) از خروجی به گرهٔ $V_1$ پسخور می‌دهد. با فرض $(W/L)_1 = ۵$، $(W/L)_2 = (W/L)_3 = (W/L)_4 = ۲$ و $(W/L)_5 = (W/L)_6 = ۱۰$، این سلول از نوع ..... است و مسیر پسخور (نگه‌دارنده) در آن ..... .