سوال ۸۶ کنکور ارشد مهندسی کامپیوتر ۱۴۰۵

در یک پردازندهٔ پیپ‌لاین پنج مرحله‌ای شامل واکشی دستور (IF)، واکشی و کدگشایی دستور (ID)، اجرا در (EX/ALU)، مراجعه به حافظه (DM) و ذخیره نتایج در ثبات مقصد (WB) مطابق جدول زیر دستوراتی اجرا می‌شوند. با فرض این‌که پردازنده هیچ‌گونه امکان رفع مخاطرات (Hazard) وابستگی به‌صورت نرم‌افزاری و یا forwarding نداشته و صرفاً اضافه کردن تأخیر (stall) امکان‌پذیر باشد، تعداد پالس‌های ساعت مورد نیاز برای اجرای این دستورات چقدر است؟ (هر مرحله در یک پالس ساعت انجام می‌شود، LD و STR دستورات خواندن و نوشتن حافظه هستند.)

LD   X0, 10(X1)
ADD  X2, X1, X0
STR  20(X1), X2