KonkurStudy

سوال ۸۱ کنکور ارشد مهندسی کامپیوتر ۱۴۰۳

اهمیت
۰/۵

مدار ترتیبی زیر با ورودی‌های i1i_1 الی i3i_3 و خروجی zz را درنظر بگیرید. فرض کنید که arrival time ورودی‌ها صفر است. با توجه به اطلاعات زمانی داده‌شده در فلیپ‌فلاپ‌ها و گیت‌ها، ماکزیمم فرکانس کاری مدار، تقریباً چند مگاهرتز است؟

DFFs: Tsetup=۴ns,Thold=۳ns,Tclk−to−q=۴ns\text{DFF}_s:\ T_{setup}=۴\text{ns},\quad T_{hold}=۳\text{ns},\quad T_{clk-to-q}=۴\text{ns}

تأخیر گیت‌ها:TNAND=TNOR=۵ns,TAND=۷ns\text{تأخیر گیت‌ها:}\quad T_{NAND}=T_{NOR}=۵\text{ns},\quad T_{AND}=۷\text{ns}

#max-clock-frequency#setup-time#clk-to-q#critical-path#d-flip-flop#gate-delay