سوال ۹۰ کنکور ارشد مهندسی کامپیوتر ۱۴۰۴

در یک وارون‌گر CMOS، نسبت تقریبی $\dfrac{(\frac{W}{L})_{PMOS}}{(\frac{W}{L})_{NMOS}}$ را چه مقدار تعیین کنیم تـا بـه ازای ولتـاژ ورودی ۱٫۵ ولت، جریان ایستا (اتصال کوتاه) حداکثر شود؟

$\left[\, VDD=۳٫۰\,V,\; V_{tn}=۰٫۳\,V,\; V_{tp}=-۰٫۵\,V,\; K'_n=۲K'_p,\; \beta=K'\cdot\frac{W}{L} \,\right]$