KonkurStudy

سوال ۹۱ کنکور ارشد مهندسی کامپیوتر ۱۴۰۴

اهمیت
۰/۵

اگر WW همه ترانزیستورهای گیت NAND سه ورودی نمایش‌داده‌شده دو برابر شود، بیشترین تأخیر بالارونده خروجی این گیت، طبق مدل المور چگونه تغییر می‌کند؟ (فرض کنید CLC_L نشان‌دهنده خازن ناشی از ورودی گیت‌های طبقه بعد باشد که ابعاد ترانزیستورهای آن ثابت باقی می‌ماند.)

#rc-delay-model#transistor-sizing#nand-gate#intrinsic-capacitance#propagation-delay#cmos