در وارونگر NMOS شکل زیر، مقدار تقریبی W/L ترانزیستور چقدر باید باشد تا خروجی برابر V_out=۰٫۱ V شود؟ [ VDD = ۳٫۳ V , V_tn = ۰٫۳ V , K'_n = ۱ mA/(V^۲) ] (در مدار، VDD از طریق مقاومت R = ۱ KΩ به گره درین که همان V_out است وصل میشود؛ گیت NMOS به VDD و سورس آن به زمین متصل است.)

سوال ۹۴ کنکور ارشد مهندسی کامپیوتر ۱۴۰۴

اهمیت

۰/۵

در وارون‌گر NMOS شکل زیر، مقدار تقریبی $\frac{W}{L}$ ترانزیستور چقدر باید باشد تا خروجی برابر $V_{out}=۰٫۱\,\text{V}$ شود؟

$\left[\,VDD = ۳٫۳\,\text{V}\ ,\ V_{tn} = ۰٫۳\,\text{V}\ ,\ K'_n = ۱\,\frac{\text{mA}}{\text{V}^۲}\,\right]$

(در مدار، $VDD$ از طریق مقاومت $R = ۱\,\text{K}\Omega$ به گره درین که همان $V_{out}$ است وصل می‌شود؛ گیت NMOS به $VDD$ و سورس آن به زمین متصل است.)

#mosfet#nmos#triode-region#resistive-load#w-over-l#transistor-sizing