سوال ۹۵ کنکور ارشد مهندسی کامپیوتر ۱۴۰۴

الکترونیک دیجیتالسختمنطق CMOS پویا و منطق دومینو

اهمیت

۰/۵

اعمال کدامیک از ورودی‌های زیر $(A, B, C, D)$ می‌تواند منجر به افت ناخواستهٔ ولتاژ خروجی (ولتاژ گرهٔ $Out$ ) ناشی از انتشار بار در فاز ارزیابی (Evaluate) شود؟ (فرض کنید ورودی‌ها در لبهٔ بالاروندهٔ کلاک تغییر می‌کنند.)

#dynamic-cmos#charge-sharing#domino-logic#precharge-evaluate#pull-down-network

Dynamic (domino) logic and charge sharing