KonkurStudy

سوال ۷۲ کنکور ارشد مهندسی برق ۱۴۰۰

اهمیت
۰/۵

در مدار زیر تأخیر NANDها ۵ns و تأخیر Notها ۳ns است. در این مورد کدام گزینه درست است؟

مدار (ورودی‌های a,b,c,da, b, c, d و خروجی ww):

  • cc از یک NOT عبور می‌کند؛ خروجی آن همراه با bb وارد یک NAND می‌شود و خروجی این NAND از یک NOT می‌گذرد (b c‾b\,\overline{c}).
  • گیت NAND اول (G1G_1) ورودی‌های aa و b c‾b\,\overline{c} را دارد.
  • گیت NAND دوم (G2G_2) ورودی‌های cc و dd را دارد.
  • گیت NAND چهارم (G4G_4) ورودی‌های G1G_1 و G2G_2 را دارد و خروجی آن از یک NOT می‌گذرد.
  • aa از یک NOT عبور می‌کند؛ گیت NAND سوم (G3G_3) ورودی‌های cc و a‾\overline{a} را دارد.
  • گیت NAND خروجی، ورودی‌های G4‾\overline{G_4} و G3G_3 را دارد و ww را می‌سازد.
#static-hazard#glitch#propagation-delay#nand-gate#timing-analysis