سوال ۷۲ کنکور ارشد مهندسی برق ۱۴۰۰
اهمیت
۰/۵
در مدار زیر تأخیر NANDها ۵ns و تأخیر Notها ۳ns است. در این مورد کدام گزینه درست است؟
مدار (ورودیهای و خروجی ):
- از یک NOT عبور میکند؛ خروجی آن همراه با وارد یک NAND میشود و خروجی این NAND از یک NOT میگذرد ().
- گیت NAND اول () ورودیهای و را دارد.
- گیت NAND دوم () ورودیهای و را دارد.
- گیت NAND چهارم () ورودیهای و را دارد و خروجی آن از یک NOT میگذرد.
- از یک NOT عبور میکند؛ گیت NAND سوم () ورودیهای و را دارد.
- گیت NAND خروجی، ورودیهای و را دارد و را میسازد.
پاسخ صحیح: گزینهٔ A — ۱۸ns پس از تغییر مقدار c از ۱ به ۰، 1-Hazard به مدت ۱۱ ns روی خروجی رخ میدهد.
پاسخ تشریحی
گام ۱ — خواندن منطق مدار. گیتها را نامگذاری میکنیم:
ادامهٔ پاسخ تشریحی ویژهٔ مشترکان است.
مشاهدهٔ پاسخ کامل#static-hazard#glitch#propagation-delay#nand-gate#timing-analysis