سوال ۷۴ کنکور ارشد مهندسی برق ۱۴۰۰

در مدار زیر، در سه کلاک پشت‌سرهم سیگنال‌های کنترل به‌ترتیب زیر صادر می‌شوند. پس از این سه کلاک، در رجیسترهای $C_0$ و $C_1$ و $D_0$ و $D_1$، چه خواهد بود؟

• کلاک اول: EnA SelA EnC Sub EnD
• کلاک دوم: EnA SelA EnB EnC Add EnD
• کلاک سوم: EnA SelB EnC Add EnD

شرح شکل (مسیر داده‌ی ۸ بیتی): چهار جفت رجیستر ۸ بیتی داریم که هر جفت یک شیفت‌رجیستر دومرحله‌ای با سیگنال فعال‌ساز (En) مشترک است (با هر کلاک، اگر En فعال باشد، مرحله‌ی دوم مقدار مرحله‌ی اول و مرحله‌ی اول مقدار ورودی را می‌گیرد):

• $A_{in}=9 \to A_1 \to A_0$ با فعال‌ساز EnA؛ مقدار اولیه $A_1=7$ و $A_0=3$.
• $B_{in}=12 \to B_1 \to B_0$ با فعال‌ساز EnB؛ مقدار اولیه $B_1=5$ و $B_0=6$.
• $C_1 \to C_0$ با فعال‌ساز EnC؛ مقدار اولیه $C_1=9$ و $C_0=11$.
• $D_1 \to D_0$ با فعال‌ساز EnD؛ مقدار اولیه $D_1=4$ و $D_0=8$.

یک مالتی‌پلکسر ۲ به ۱، خروجی $A_0$ (ورودی ۰، با SelA) یا خروجی $B_0$ (ورودی ۱، با SelB) را انتخاب می‌کند. ضرب‌کننده (×) خروجی مالتی‌پلکسر را در خروجی $C_0$ ضرب می‌کند و حاصل به ورودی $C_1$ می‌رود. واحد جمع/تفریق با ورودی‌های $C$ (خروجی $C_0$) و $D$ (خروجی $D_0$) با سیگنال Add مقدار $C+D$ و با سیگنال Sub مقدار $C-D$ را می‌سازد و حاصل به ورودی $D_1$ می‌رود.