سوال ۷۵ کنکور ارشد مهندسی برق ۱۴۰۰

مدار زیر یک FSM دارد که سیگنال Ld را در S۲ و سیگنال cnt را در S۳ صادر می‌کند. سیگنال Ld سبب Load شدن ۱۱۰۱ در کانتر و سیگنال cnt سبب فعال شدن شمارش بالای شمارنده می‌شود. هرگاه شمارنده به ۱۱۱۱ برسد، خروجی co آن ۱ می‌شود. این خروجی در S۳ چک می‌شود و باعث بازگشت S۳ به S۰ می‌شود. اگر این FSM از حالت S۰ شروع کند و ورودی J در چهار کلاک بعد به‌ترتیب ۱ و ۱ و ۱ و ۰ شود، FSM به‌ترتیب چه stateهایی را گام برمی‌دارد؟

شکل: نمودار حالت با چهار حالت. S۰: با J=0 در خودش می‌ماند و با J=1 به S۱ می‌رود. S۱: با J=1 به S۲ می‌رود. S۲ (خروجی ld=1): با J=1 در خودش می‌ماند و با J=0 به S۳ می‌رود. S۳ (خروجی cnt=1): با co=0 در خودش می‌ماند و با co=1 به S۰ برمی‌گردد. خروجی‌های ld و cnt به یک شمارندهٔ ۴ بیتی با ورودی موازی PI[3 2 1 0] = 1101 وصل‌اند و خروجی co شمارنده به ورودی FSM برمی‌گردد. FSM و شمارنده کلاک مشترک دارند.