هر سوال همراه با یک پاسخ تشریحی کامل و تقویت‌شده است.
در یک وارونگر CMOS، نسبت تقریبی dfrac (W/L)_PMOS (W/L)_NMOS را چه مقدار تعیین کنیم تـا بـه ازای ولتـاژ ورودی ۱٫۵ ولت، جریان ایستا (اتصال کوتاه) حداکثر شود؟ [ VDD=۳٫۰ V, V_tn=۰٫۳ V, V_tp=-۰٫۵ V…
اگر W همه ترانزیستورهای گیت NAND سه ورودی نمایش‌داده‌شده دو برابر شود، بیشترین تأخیر بالارونده خروجی این گیت، طبق مدل المور چگونه تغییر می‌کند؟ (فرض کنید C_L نشان‌دهنده خازن ناشی از ورودی گیت‌های…
ساختار ترانزیستوری زیر، چه تابع منطقی را پیاده‌سازی می‌کند؟
فرض کنید ورودی‌های A و B و B به‌صورت شکل زیر تغییر کنند. ولتاژ نهایی گره out چه مقداری می‌شود؟ (فرض کنید ولتاژ آستانه تمامی ترانزیستورهای NMOS، برابر V_tn و ولتاژ آستانه تمامی ترانزیستورهای PMOS…
در وارونگر NMOS شکل زیر، مقدار تقریبی W/L ترانزیستور چقدر باید باشد تا خروجی برابر V_out=۰٫۱ V شود؟ [ VDD = ۳٫۳ V , V_tn = ۰٫۳ V , K'_n = ۱ mA/(V^۲) ] (در مدار، VDD از طریق مقاومت R = ۱ KΩ به گره…
اعمال کدامیک از ورودی‌های زیر (A, B, C, D) می‌تواند منجر به افت ناخواستهٔ ولتاژ خروجی (ولتاژ گرهٔ Out ) ناشی از انتشار بار در فاز ارزیابی (Evaluate) شود؟ (فرض کنید ورودی‌ها در لبهٔ بالاروندهٔ کلاک…
تابع خروجی مدار زیر، کدام است؟
یک تراشه الکترونیکی حاوی ۱۰^۶ دروازه منطقی (Logic Gate) است، که ۹۰٪ آنها CMOS و ۱۰٪ دیگر از نوع NMOS با بار pmos اشباع هستند که پایه گیت ترانزیستورهای pmos آنها به زمین متصل است. با فرض اینکه ۵۰٪…
مدار شکل زیر را درنظر بگیرید. با صرف‌نظر از اثر بدنه، نوع تابع خروجی، و مقادیر VOH و VOL در این دروازه به‌ترتیب کدام‌اند؟ ( Vtp = -۰/۵v و Vtn = ۰/۴v و VDD = ۳/۳v )
نمودار توان مصرفی یک معکوس‌کننده CMOS، به‌صورت زیر است. نسبت Kn/Kp این معکوس‌کننده کدام است؟
با فرض اینکه یک لبه پایین‌رونده در ورودی‌های A و B در شکل زیر رخ دهد، و لبه پایین‌رونده B قبل از A رخ می‌دهد مقدار دائمی Vout چقدر خواهد بود؟ ( V_TN = V_TP = V_T و V_DD ≫ V_T )
در ساختار ترانزیستوری زیر، فرض کنید ورودی‌های c_0 و c_1 در لبه‌های پایین‌رونده کلاک ( Clk ) تغییر کنند. آیا در فاز ارزیابی (Evaluate) در این ساختار، امکان اشتراک بار (Charge sharing) وجود دارد؟ در…
پیاده‌سازی تابع F = AcdotB + C + D در CMOS ایستا را درنظر بگیرید. مدل کانال بلند را بـرای ترانزیستـورها فرض کنید. اندازه ترانزیستورها را به‌گونه‌ای تعیین می‌کنیم که مقاومت درایوکنندگی این گیت با یک…
پردازنده‌ای را در فرایند ۰/۱۸ میکرومتر با ولتاژ منبع تغذیه ۱/۲ ولت درنظر بگیرید. مساحت این پردازنده برابر ۰/۸ میلی‌مترمربع است. اگر فرایند به ۹۰ نانومتر با ولتاژ منبع تغذیه ۱ ولت تغییر مقیاس یابد…
ترانزیستور شکل زیر در چه ناحیه‌ای کار می‌کند و جریان I_DS کـدام اسـت؟ (از مدولاسـیون طـول کانـال و جریان‌های نشتی صرف‌نظر کنید.) V_tp = ۰٫۵ V , V_SB = ۰ V , k_p = ۴۰ (muA)/(V^۲) مدار: ترانزیستور PMOS…
کدام جمله در مورد خروجی یک گیت عبور به شکل زیر درست است؟ (فرض کنید V_tn = V_tp ) ورودی V_in = V_DD است. گیت ترانزیستور NMOS به V_DD و گیت ترانزیستور PMOS به 0 وصل است (هر دو روشن‌اند) و خروجی v_out…
مدار زیر چه تابعی را پیاده سازی می‌کند؟
تأخیر انتشار یک وارونگر، که میانگین تأخیر نزول و صعود است، ۰/۷۲ نانوثانیه است. فرض کنید، جریان شارژ خازن خروجی نصف جریان دشارژ (تخلیه) آن باشد. اگر به‌علت اضافه‌کردن یک بار خارجی ۱ پیکوفاراد به خروجی…
طراحی یک مدار CMOS ایستا برای یک میکروکنترلر با فرکانس ۵۰۰ مگاهرتز کار کند. خروجی یک وارونگر نوعی در این طراحی با نرخ ۰/۱ فرکانس کلاک تغییر می‌کند و طبق مشخصات، مصرف توان نباید بیش از ۱۰ میکروات…
تابع F با جدول درستی زیر را در نظر بگیرید. برای پیاده‌سازی این تابع با استفاده از مدار CMOS ایستا حداقل به چند ترانزیستور نیاز است؟ (فرض کنید فقط خود ورودی‌ها در دسترس هستند.) X Y Z F…
در مدار زیر، ولتاژ نقاط V_o1 و V_o2 به‌ترتیب، از راست به چپ، چقدر است؟ (ولتاژ آستانه ترانزیستورها ۰/۵ ولت است.)
در صورتی‌که برای پیاده‌سازی گیت AND، از مدار مقابل استفاده کنیم، ...............
در مدار شکل زیر، مقدار W/L ترانزیستور NMOS برابر کدام مورد باشد تا حاشیه نویز حالت LOW برابر ۰/۵ ولت باشد؟ (فرض کنید مقدار V_OL = ۰/۵ v ، V_tn = ۰/۵ v و مقدار K' = ۱۰ (μ A)/(v^۲) است.) مدار یک…
کدام مورد برای دروازه‌های منطقی در فناوری CMOS ایستا، درست است؟
در مدار روبه‌رو مقادیر I_D و V_GS کدام است؟ K = μ C_ox W/L = ۲ mA/(V^2) V_t = ۱ V
در شکل روبه‌رو، k_1 = 4k_2 = 3 mA/(V^2) و V_t = 1 مقدار V_x کدام است؟
در مدار شکل روبه‌رو با فرض یکسان بودن همه ترانزیستورها، چند ثانیه پس از بسته‌شدن کلید S1، ترانزیستور M_4 از ناحیه اشباع خارج می‌شود؟ (ولتاژ اولیه خازن صفر است.) μ_n C_ox (W/L)_4 = ۲۰۰ (μ A)/(V^2)…
در یک معکوس‌کننده NMOS به شکل روبه‌رو با فرض W_n=۴L_n و k_n=۱ mA/(V^۲) ، اگر V_o=V_i=1/R باشد، اندازهٔ مقاومت R کدام است؟ ( V_tn=۱ )
در مدار منطقی زیر تمامی ترانزیستورها از نوع NMOS هستند. با فرض اینکه برای همه ترانزیستورها داشته باشیم V_t = VDD/۵ تابع خروجی برحسب ورودی‌های مدار کدام است؟
توان مصرفی کل یک گیت معکوس کننده CMOS به هنگام کار در فرکانس ۲۰۰ مگاهرتز برابر با ۲۰۰۰ میکروووات است. فرض کنید که ولتاژ تغذیه برابر یک ولت و توان مصرفی استاتیک گیت مورد نظر ۲۰۰ میکروووات باشد. مقدار…
کدامیک از موارد زیر برای دروازه‌های منطقی در فناوری CMOS ایستا درست است؟
با صرف‌نظر از اثر بدنه و با فرض V_DD > 2 V_tp > 2V_tn ، ولتاژ نهایی گره out چقدر می‌شود؟ (فرض کنید ولتاژ آستانه ترانزیستورهای NMOS و PMOS، به‌ترتیب، برابر با V_tn و V_tp باشد.) مدار: سه ترانزیستور…
در مدار ترانزیستوری زیر، تابع خروجی out کدام است؟ (شکل: شبکه‌ی ترانزیستور عبوری؛ ترانزیستورهای بالا با گیت B ، ترانزیستورهای میانی با گیت A ، و سیگنال‌های داده‌ی B و B به گره‌های منبع پایینی داده…
در ساختار زیر، اگر W/L ترانزیستورهای NMOS دو برابر شود، بیشینه تأخیر صفر شدن به یک شدن خروجی گیت چگونه تغییر می‌کند؟ (برای محاسبه تأخیر، از تقریب المور استفاده کنید و زمان صعود و نزول (نشست)، و…
با فرض یکسان بودن مقدار خازن‌های نودهای مختلف گیت زیر و اینکه انرژی مصرفی صرف شارژ و تخلیهٔ این خازن‌ها می‌شود، به ازای کدامیک از تغییر ورودی‌های زیر، انرژی مصرفی پویای گیت بزرگتر است؟ (فرض کنید…
مدار زیر یک سلول حافظهٔ (لچِ) CMOS است. ورودی D از طریق ترانزیستور عبوردهندهٔ Q_1 (با گیت CLK ) به گرهٔ داخلی V_1 می‌رسد؛ گرهٔ V_1 وارونگر Q_5 (PMOS) و Q_6 (NMOS) را می‌راند که خروجی Q را تولید…